奇碼筆試題目（Physical Design）
一，填空
1，集成電路的分類，按材料，工藝
2，集成電阻的計(jì)算，以及其制造工藝
3，Vtp，Vtn的'正負(fù)判斷，分別對于增強(qiáng)型和耗盡型
4，CMOS電路功耗包括哪兩個(gè)部分，功耗設(shè)計(jì)主要考慮的因素
……（還有幾道不記得了）
二，填表
全定制，門陣列，F(xiàn)PGA各自單元模塊，連線的性質(zhì)……
三，填圖
CMOS工藝流程填圖畫圖
四，問答
1，CMOS單元負(fù)載較大的電容時(shí)，只有提高W，這樣會使W*L增加，相對前級又時(shí)一個(gè)大電
容，如何解決這一矛盾？
2，結(jié)合軟件談?wù)勅ㄖ萍呻娐吩O(shè)計(jì)流程
3，談?wù)剬ayout設(shè)計(jì)的看法
五，翻版圖或者畫版圖，選一
第二卷
1，什么時(shí)格雷碼？
2，Nyquist采樣定例
3，球一米高落下，每次探起一半，求路程和重力做功
4，運(yùn)算放大器1，…………2，有幾級，各級之間耦合方式有幾種，分析各種的優(yōu)劣。
【奇碼筆試題目（Physical Design）】相關(guān)文章：
美的筆試題目12-15
會計(jì)筆試題目07-03
EXCEL筆試題目06-12
惠普筆試題目08-10
伊利筆試題目07-09
夏普筆試題目07-03
奧美筆試題目06-18
LG筆試最�？嫉墓P試題目07-09
Intel筆試真題技術(shù)筆試題目06-27
營銷崗位筆試題目10-01